

Docket No.: HI-0065

Hg 61
3/6/02
PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

:

Jae Wook SONG

:

Serial No.: New U.S. Patent Application

:

Filed: December 28, 2001

:

For: APPARATUS AND METHOD FOR SYNCHRONIZING FRAME AND
DETECTING CODE GROUP/NUMBER

J1017 U.S. PTO
10/029199
12/28/01


TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Assistant Commissioner of Patents
Washington, D. C. 20231

Sir:


At the time the above application was filed, priority was claimed based on the
following application:

Korean Patent Application No. 85818/2000, filed December 29, 2000.

A copy of the priority application listed above is enclosed.

Respectfully submitted,
FLESHNER & KIM, LLP

Daniel Y.J. Kim
Registration No. 36,186



P. O. Box 221200
Chantilly, Virginia 20153-1200
703 502-9440

Date: December 28, 2001
DYK/cng

J1017 U.S. PTO
10/026199
12/28/01



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출 원 번 호 : 특허출원 2000년 제 85818 호
Application Number PATENT-2000-0085818

출 원 년 월 일 : 2000년 12월 29일
Date of Application DEC 29, 2000


출 원 인 : 엘지전자주식회사
Applicant(s) LG ELECTRONICS INC.

CERTIFIED COPY OF
PRIORITY DOCUMENT

2001 년 12 월 18 일



특 허 청
COMMISSIONER



【서지사항】

【서류명】	특허출원서		
【권리구분】	특허		
【수신처】	특허청장		
【참조번호】	0020		
【제출일자】	2000.12.29		
【국제특허분류】	H04B		
【발명의 명칭】	트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기		
【발명의 영문명칭】	DETECTOR OF DETECTING CODE GROUP HAVING TRACKING FUNCTION		
【출원인】			
【명칭】	엘지전자 주식회사		
【출원인코드】	1-1998-000275-8		
【대리인】			
【성명】	허용록		
【대리인코드】	9-1998-000616-9		
【포괄위임등록번호】	1999-043458-0		
【발명자】			
【성명의 국문표기】	송재욱		
【성명의 영문표기】	SONG, Jae Wook		
【주민등록번호】	710121-1850839		
【우편번호】	431-070		
【주소】	경기도 안양시 동안구 평촌동 898-2 초원아파트 203동 903호		
【국적】	KR		
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대리인 허용록 (인)		
【수수료】			
【기본출원료】	14	면	29,000 원
【가산출원료】	0	면	0 원
【우선권주장료】	0	건	0 원
【심사청구료】	0	항	0 원
【합계】	29,000 원		

1020000085818

출력 일자: 2001/12/21

【첨부서류】

1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명은 단말기와 기지국의 주파수 오프셋으로 인한 초기 동기화 성능 저하를 최소화한 프레임 동기 및 코드 그룹 검출기에 관한 것이다. 이와 같은 본 발명의 프레임 동기화 및 코드 그룹 검출기는, 슬롯 동기화 이후 설정된 슬롯 타이밍의 위치를 샘플링 포인트로 하여 수신 입력을 역확산하는 온타임 역확산기와, 상기 온타임 역확산기 보다 소정 시간만큼 늦은 샘플을 사용하여 역확산하는 레이트타임 역확산기와, 상기 온타임 역확산기보다 상기 소정 시간만큼 빠른 샘플을 사용하여 역확산하는 얼리 타임 역확산기와, 상기 역확산기들로부터 출력된 역확산 신호의 에너지를 이용하여 주파수 트랙킹을 행하는 슬루 검출기와, 상기 슬루 검출기의 출력에 따라 상기 온타임, 레이트타임 및 리얼타임 역확산기로부터 출력되는 입력중 하나를 선택하는 멀티플렉서로 구성된다. 따라서, 주파수 오프셋으로 인한 셀 검색 장치(Cell Searcher)의 성능 저하를 트랙킹 방식(Tracking Scheme)을 사용하여 방지하고 이에 따라 최초 셀 장치(Initial Cell Searcher)의 기지국 순방향 동기화를 정확하고 신속하게 이를 수 있다.

【대표도】

도 1

【색인어】

코드 그룹, 역확산기, 트랙킹, 프레임, 동기화

【명세서】**【발명의 명칭】**

트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기{DETECTOR OF DETECTING CODE GROUP HAVING TRACKING FUNCTION}

【도면의 간단한 설명】

도 1은 본 발명에 따른 프레임 동기화 및 코드 그룹 검출기의 블록 구성도.

도 2는 비동기 코드분할다중 시스템에서의 순방향 동기화인 최초 셀 검색의 흐름도.

도 3은 프레임 동기화 및 코드 그룹 검출기에서 수신 신호에 대한 자체 생성 타이밍의 차이에 따라서 검출되는 에너지의 상태를 나타내는 도면.

도면의 주요부분에 대한 부호의 설명

100,200,300 : 역확산기 110 : 동기 코드 발생기

111 : 멀티플렉서 112 : 에너지 저장부

113 : 프레임 동기화 및 코드 그룹 검출기

114 : 슬루(Slew) 검출기 115 : 슬루 히스토리 저장부

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

<9> 본 발명은 비동기 IMT-2000 시스템의 초기 셀 검색에 사용되는 프레임 동기 및 코드 그룹 검출기에 관한 것으로서 주파수 오프셋으로 인한 성능 저하를 최

소화를 하기에 적당하도록 한 트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기에 관한 것이다.

<10> 비동기 IMT-2000 시스템에서 주파수 오프셋으로 인한 성능의 저하는 정상 동작 과정에서의 샘플링 위치의 변화로 인한 추출 에너지의 감소에 기인한 것이다. 초기 셀 검색 과정에서는 단말기와 기지국의 주파수 오프셋을 3PPM까지 허용하고 있기 때문에 2GHz 대역에서는 6Khz에 해당하며 도플러(Doppler) 효과를 감안한다면 7 Khz에 가까운 주파수가 벗어나게 된다. 이 경우 1프레임(10msec)이 변화하게 되면, 로컬 클록이 수신 신호 대비 약 $T_C/8$ 씩 빠르거나 느리게 되므로, 4 프레임이 지나면 동기화를 실패하게 된다.

<11> 일반적으로 초기 셀 검색 장치(cell searcher)는 2-3 프레임 정도를 동작하기 때문에, 극심한 프레임 오프셋에서는 초기 동기화를 성공하더라도 후반부 동기화(프레임 동기 및 코드 그룹(넘버) 검출)에서는 실패할 수 있다. 이를 극복하기 위해서는 셀 검색 장치의 중간 동작 과정에서 대략적인 주파수 추적 장치가 필요하다.

【발명이 이루고자 하는 기술적 과제】

<12> 본 발명의 목적은 이상에서 언급한 종래 기술에 있어서의 문제점을 해결하기 위하여 제안된 것으로서, CDMA 복조의 특성을 이용함으로써 주파수 트랙킹 기능을 갖는 프레임 동기화 및 코드 그룹 검출기를 제공하기 위한 것이다.

<13> 본 발명의 다른 목적은 단말기와 기지국의 주파수 오프셋으로 인한 초기 동기화 성능 저하를 최소화한 프레임 동기 및 코드 그룹 검출기를 제공하기 위한 것이다.

【발명의 구성 및 작용】

<14> 이상과 같은 목적을 달성하기 위하여, 본 발명에 따른 본 발명의 프레임 동기화 및 코드 그룹 검출기는, 슬롯 동기화 이후 설정된 슬롯 타이밍의 위치를 샘플링 포인트로 하여 수신 입력을 역확산하는 온타임 역확산기와, 상기 온타임 역확산기 보다 소정 시간만큼 늦은 샘플을 사용하여 역확산하는 레이트타임 역확산기와, 상기 온타임 역확산기 보다 상기 소정 시간만큼 빠른 샘플을 사용하여 역확산하는 얼리타임 역확산기와, 상기 역확산기들로부터 출력된 역확산 신호의 에너지를 이용하여 주파수 트랙킹을 행하는 슬루 검출기와, 상기 슬루 검출기의 출력에 따라 상기 온타임, 레이트타임 및 리얼타임 역확산기로부터 출력되는 입력 중 하나를 선택하는 멀티플렉서로 구성된다. 따라서, 이와 같은 본 발명에 따른 본 발명의 특징에 따르면, 주파수 오프셋으로 인한 셀 검색 장치(Cell Searcher)의 성능 저하를 트랙킹 방식(Tracking Scheme)을 사용하여 방지하고 이에 따라 최초 셀 장치(Initial Cell Searcher)의 기지국 순방향 동기화를 정확하고 신속하게 이를 수 있는 장점이 있다.

<15> 이하에서, 첨부된 도면을 참조하여 본 발명에 따른 트랙킹 기능을 가진 프레임 동기화 및 코드 그룹 검출기의 구성 및 동작을 설명한다.

<16> 도 1은 본 발명에 따른 프레임 동기화 및 코드 그룹 검출기의 블록 구성도이다.

<17> 도 1을 참조하면, 본 발명에 따른 프레임 동기화 및 코드 그룹 검출기는 얼리타임(Early-Time), 온타임(On-Time) 및 레이트타임(Late-Time) 수신 신호를 복조하는 3개의 역확산기(Desreader)(100,200,300), 복조를 위해 단말기에서 동기 코드를 생성하는 동기 코드 발생기(110), 복조된 신호의 에너지를 사용하여 주파수 트랙킹(Tracking)을 행하는 슬루(Slew) 검출기(114), 슬루 검출기(114)의 출력에 따라 각각의 역확산기(100,200,300)의 입력 중 하나를 선택하는 멀티플렉서(multiplexor)(111), 멀티플렉서(111)의 출력을 저장하는 에너지 저장부(112), 슬루 검출 결과를 보존하는 슬루 히스토리 저장부(115) 및 에너지 저장부(112)에 저장된 슬루 검출 결과를 사용하여 프레임 동기화 및 코드 그룹 검출을 행하는 프레임 동기화 및 코드 그룹 검출기(113)로 구성된다.

<18> 또한, 각각의 역확산기(100,200,300)는 온타임, 레이트타임 및 얼리타임 입력을 얻기 위한 입력 장치(1), 동기 코드 발생기(110)의 출력과 입력 장치(1)의 출력을 연산하는 곱셈기(2) 및 적분기(3)로 구성된 통합-덤프(Integrate-Dump) 회로와, 덤프된 값을 고속 하다마르 변환(Fast Hadamard Transform)을 수행하는 고속 아다마르 변환기(FHT)(4)와, 에너지를 구하기 위한 제곱기(5)로 구성되어 있다.

<19> 이와 같은 본 발명은 비동기 IMT-2000의 순방향 접속에서 최초 셀 검색(Initial Cell Search)에 관련된다. 최초 셀 검색 동작은 동기화 채널의 특성으로 인해 3가지 단계로 구성된다. 도 2는 비동기 코드분할다중(IMT-2000) 시스템에서의 순방향 동기화인 최초 셀 검색의 흐름도를 나타낸다. 첫 번째 단계(10)는 1차 동기화 코드(Primary Synchronization Code)를 사용한 슬롯 동기화이고, 두

번재 단계(12)는 슬롯 동기화를 사용한 프레임 동기화 및 코드 그룹 검출이다.

이 때 사용하는 채널은 2차 동기화 채널(Secondary Synchronization Channel)이다. 세 번째 단계(14)는 첫 번째와 두 번째 단계를 통해 얻어진 프레임 동기화 코드 그룹을 사용하여 코드 넘버(code number)를 검출하고 확인하는 단계이다.

<20> 그러나 초기의 동기화에서는 단말기와 기지국 사이에 3PPM의 주파수 오프셋(Offset)이 허용되며, 2GHz대역에서 도플러(Doppler) 주파수까지 포함한다면 이 주파수 오프셋은 약 7Khz에 해당한다. 이 경우 셀 검색 장치가 약 3프레임 동안 동작하게 되면, 로컬 클록(local clock)이 하나 어긋나게 되고 결국 동기화를 실패하게 된다. 또한 셀 검색 장치가 정상 동작하는 동안 동기화가 완전히 실패하지 않더라도 수신 신호의 타이밍과 자체 생성 타이밍에서 차이가 발생하여 검출하는 신호는 작아지며, 수신 신호에 잡음이 많아지면 비록 동기화가 맞춰져 있는 상태라도 검출 에너지가 작아서 동기 실패로 간주될 수 있다.

<21> 도 3은 프레임 동기화 및 코드 그룹 검출기에서 수신 신호에 대한 자체 생성 타이밍의 차이에 따라서 검출되는 에너지의 상태를 나타내는 도면이다.

<22> 도 3의 Y축은 역학산기에 의해 얻는 에너지를 나타내고, X축은 수신 신호의 타이밍과 자체 생성 타이밍간의 차이를 나타낸다. 자체 생성 동기화 코드는 디지털 영역(Digital Domain)에서 생성되기 때문에, 에너지 스프레드(energy spread)는 $\pi C/2$ 이다. 도 3의 A는 수신 신호와 자체 생성 신호가 정확히 일치하여 최대의 에너지가 검출되는 경우이고, 도 3의 A로부터 타이밍의 차이가 커짐에 따라서 검출

에너지가 감소하여 결국 '0' 부근에 이른다. '0'에 이르는 시점은 자체 생성 타이밍이 수신 신호에 대하여 $\pi/2$ 칩(Chip)에서부터 발생하여, 에너지 분포는 도 3에 도시된 바와 같이 대칭이다.

<23> 만약 슬롯 동기화 회로의 입력 신호 샘플링을 도 3의 A에서 시작하여 1프레임을 동작하고 도 3에서 보인 것과 같은 방향으로 7Khz주파수 오프셋이 발생하였다면, 슬롯 동기화 결과로서 얻는 자체 생성 시간은 도 3의 B점으로서 수신 신호에 대하여 $T_C/8$ 의 차이가 발생한다. 이는 도 3의 A점과 비교하여 상당 부분의 에너지 감소가 발생하였음을 보여준다. 도 3의 B점에서 다시 프레임 동기화 및 코드 넘버 검출기를 1프레임 동작시킨 후에는 자체 타이밍이 C점에 존재하고, 다시 코드 넘버 검출기를 동작시킨 뒤의 타이밍은 D점에 위치하여, 최초 타이밍에 대하여 $3T_C/8$ 의 차이를 가지게 되며, 많은 잡음 환경에서 얻은 C상의 에너지는 잡음 수준이 되어 구별하기 어려워진다.

<24> 이와 같은 성능 저하를 막기 위하여 본 발명의 프레임 동기 및 코드 그룹 검출기는 도 1에 도시된 바와 같이 3개의 역확산기를 사용한다. 슬롯 동기화 이후 설정된 슬롯 타이밍의 위치를 B점이라고 하면, 프레임 동기화 및 코드 그룹 검출기는 도 3의 B점에서 시작한다. 도 1에 도시된 온타임 역확산기(100)는 B점(도 3)의 샘플링 포인트에서 입력을 칩 단위로 입력받아 역확산(Despread)한다. 레이트타임 역확산기(200)는 온타임 역확산기(100)보다 ΔT 만큼 늦은 샘플을 사용하여 역확산하고, 얼리타임 역확산기(300)는 온타임 역확산기보다 ΔT 만큼 빠른 샘플을 사용

하여 역확산 한다. ΔT 는 $T_C/4$ 보다 작은 값이다. ΔT 를 $T_C/8$ 이라고 하면, 얼리타임 역확산 에너지는 A점이 되고, 레이트타임 역확산 에너지는 C점이 될 것이다. 도 3에서 A점, B점 및 C점을 비교하면, 현재의 기준 타이밍(샘플링 포인트) B점은 수신 신호보다 느림을 알 수 있다. 따라서 프레임 동기화 및 코드 그룹 검출기에 사용될 에너지는 슬롯 동기화의 결과로 얻어진 B점에서의 에너지보다 A점의 에너지가 사용되어야 한다.

<25> 이를 요약하면, 도 3의 대칭성과 기준 타이밍에 대하여 동일한 시간차 즉, ΔT 를 갖는 얼리타임 에너지와 레이트타임 에너지의 관계는 (얼리타임 에너지)-(레이트타임 에너지) > 0이면 현재의 기준 타이밍은 수신 신호 타이밍에 비해 느리며, (얼리타임 에너지)-(레이트타임 에너지) < 0이면, 현재의 기준 타이밍은 수신 신호 타이밍에 비해 빠르다.

<26> 이와 같은 에너지 특성을 이용하는 장치가 도 1의 슬루 검출기(114)이다. 슬루 검출기(114)는 프레임 동기화 및 코드 그룹 검출기의 3개의 역확산기중 하나를 선택한다. 슬루 검출기(114)는 또한, 다음과 같은 동작을 한다.

<27> 1) 슬루 검출기(114)는 (얼리타임 에너지)-(레이트타임 에너지) > (온타임 에너지) / α 이면 에너지 저장부(112)에 저장되는 값이 얼리타임 역확산 에너지가 되도록 멀티플렉서(111)를 제어한다.

<28> 2) 슬루 검출기(114)는 (얼리타임 에너지)-(레이트타임 에너지) > (온타임 에너지) / α 이면 에너지 저장부(112)에 저장되는 값이 레이트타임 역확산 에너지가 되도록 멀티플렉서(111)를 제어한다.

<29> 3) 슬루 검출기(114)는 그 외의 경우는 에너지 저장부(112)에 저장되는 값이 온타임 역학산 에너지가 되도록 멀티플렉서(111)를 제어한다.

<30> 기준 값이 (온타임 에너지) / α 는 수신 신호에 섞여 있는 잡음으로 인해, 슬루 검출기(114)의 동작이 오히려 성능 저하를 일으키지 않기 위한 것이며, 사용된 α 는 (얼리타임 에너지)-(레이트타임 에너지)값의 변화에 적정하도록 설정된다. 에너지 저장부(112)에 필요한 에너지가 모두 저장되면, 프레임 및 코드 그룹 검출기(113)가 프레임 동기화 및 코드 그룹을 결정한다.

<31> 프레임 동기화 및 코드 그룹 검출기는 수 슬롯동안 동작을 하며, 주파수 오프셋의 크기와 방향에 따라서 동작 프레임 만 최대 $T_C/8$ 만큼 기준 타이밍을 움직일 수 있다. 이와 같은 정보는 최초 셀 검색의 세 번째 단계(14)인 코드 넘버 검출기에 전달되어야 한다. 타이밍 변화 정보를 전달하기 위해 슬루 히스토리 저장부(115)를 구현하여, 프레임 동기화 및 코드 그룹 검출기의 최종 동작 후 프레임 동기 및 코드 그룹 정보와 더불어 코드 넘버 검출기에 입력되어 코드 그룹 검출기의 동작을 원활하게 한다.

<32> 슬루 히스토리 저장부(115)는 슬루 검출기(114)의 매 출력을 받아 기준 시작점에 최종 결과 시점까지 얼마만큼의 슬루잉(Slewing)이 존재하는지를 기록한다.

【발명의 효과】

<33> 본 발명은 비동기 IMT-2000 시스템의 최초 셀 검색 과정에서 발생하는 과도한 주파수 오프셋으로 인한 셀 검색 장치(Cell Searcher)의 성능 저하를 트랙킹

방식(Tracking Scheme)을 사용하여 방지한다. 이를 통해서 최초 셀 장치(Initial Cell Searcher)의 기지국 순방향 동기화를 정확하고 신속하게 이를 수 있는 효과가 있다.

【특허청구범위】**【청구항 1】**

슬롯 동기화, 슬롯 동기화를 사용한 프레임 동기화 및 코드 그룹 검출, 및 코드 넘버 검출의 과정으로 이루어진 순방향 동기화가 행해지는 비동기 코드분할 다중 시스템에 구비된 프레임 동기화 및 코드 그룹 검출기에 있어서,

슬롯 동기화 이후 설정된 슬롯 타이밍의 위치를 샘플링 포인트로 하여 수신 입력을 역학산하는 온타임 역학산기와,

상기 온타임 역학산기 보다 소정 시간만큼 늦은 샘플을 사용하여 역학산하는 레이트타임 역학산기와,

상기 온타임 역학산기 보다 상기 소정 시간만큼 빠른 샘플을 사용하여 역학산하는 얼리타임 역학산기와,

상기 역학산기들로부터 출력된 역학산 신호의 에너지를 이용하여 주파수 트랙킹을 행하는 슬루 검출기와,

상기 슬루 검출기의 출력에 따라 상기 온타임, 레이트타임 및 리얼타임 역학산기로부터 출력되는 입력중 하나를 선택하는 멀티플렉서를 구비하는 것을 특징으로 하는 프레임 동기화 및 코드 그룹 검출기.

【청구항 2】

제1항에 있어서, 상기 슬루 검출기는 (얼리타임 에너지)-(레이트타임 에너지) \times (온타임 에너지) / α [α (얼리타임 에너지)-(레이트타임 에너지)]값의 변화에


적정하도록 설정된 값]이면, 상기 멀티플렉서가 얼리타임 역학산 에너지를 선택하도록 제어하는 것을 특징으로 하는 프레임 동기화 및 코드 그룹 검출기.

【청구항 3】


제1항에 있어서, 상기 슬루 검출기는 (얼리타임 에너지)-(레이트타임 에너지) \times (온타임 에너지) / α [α (얼리타임 에너지)-(레이트타임 에너지) 값의 변화에 적정하도록 설정된 값]이면, 상기 멀티플렉서가 레이트타임 역학산 에너지를 선택하도록 제어하는 것을 특징으로 하는 프레임 동기화 및 코드 그룹 검출기.

【도면】

【도 1】



【도 2】



【도 3】

